電荷積分と時間-電圧変換回路搭載 LSI の 量産評価

後田 司*

Evaluation of integrator and time-to-amplitude converter LSI after mass production

Tsukasa Ushiroda

1.はじめに

2000年、米国ブルックヘブン国立研究所におい て相対論的重イオン衝突型加速器 (Relativistic Heavy Ion Collider: RHIC)を用いた高エネルギー 原子核衝突実験が始まった。PHENIX [1]はそこ で行われている実験装置のひとつであり、東大を 中心とする日本グループは Ring Imaging CHerenkov (RICH)検出器を担当している[2]。本研 究では、RICH 読み出し回路システム[3]に組み込 む大規模集積回路(LSI)の量産評価を行った。

この LSI には光電子増倍管 (Photo-Multiplier Tube: PMT)の信号が入力される。この LSI は、電 荷と時間を電圧に変換するためのアナログ-デジタ ル混載回路で構成されており、Orbit 社の 1.2µm CMOS プロセスを用いて開発された。現在までに 約1万個の量産を終了している。このように大量生 産された LSI には、製造上の問題で特性のばらつ きや故障が発生する。このような不良は、製造上の 問題だけではなく設計の問題であることも多い。こ のため、大量生産に適した設計法の研究が必要と なる。一方、このような物理学実験にはある一定の 測定精度が要求されているため、精度を満たす LSI の選別をする必要がある。アナログ-デジタル 混載 LSI の場合は、この選別方法も重要な研究テ ーマになってきている。

本研究では、パッケージング後の専用基板を用

いた実装テスト方式により電荷積分と時間-電圧変換回路搭載 LSI の量産評価を行った。この評価の結果、測定データを考察し歩留まりを上げるための設計方法の指針を作った。また、この評価を通して将来のアナログ-デジタル混載 LSI のテスト方法についての考察も行った。

本論文では、2章で本研究で利用したシステム の構成を述べる。3章ではこのLSIの主要測定項 目に関する測定結果を示す。4章では考察ととも に測定方法の改良案も示唆している。最後に5章 でこの研究のまとめを述べる。

2.評価システム構成

2.1 LSIの回路構成

この LSI は特定用途向け LSI (Application Specific IC: ASIC)であり、米国オークリッジ国立研 究所を中心として開発された[4,5]。図1に1チャン ネル分の回路構成を示す。回路は電荷積分回路 (Charge Integrating Amplifier: CIA)、可変利得増 幅器(Variable Gain Amplifier: VGA)、トガ生成回 路 (Constant Fraction Discriminator :CFD or Leading Edge Discriminator: LED)、時間-電圧変 換回路(Time-to-Amplitude Converter: TAC)、校正 回路(Calibration Circuit)により構成されている。1 つの LSI は8 チャンネル分の回路で構成されてい る。



これらの回路のうち DAC(Digital-to-Analog Converter)、VGA などは外部よりデジタル的に送 られてくるシリアルデータにより設定を変更すること ができる。

回路図の上段は電荷量を電圧に変換する回路 である。電荷量は CIA により電圧に変換し、VGA で増幅される。この VGA は 5Bit のシリアルデータ で4~12 倍までの倍率を設定することができ、次 段 ADC (Analog-to-Digital Converter)のダイナミッ クレンジに合わせて出力を調整するためのもので ある。

回路図の下段は時間情報を電圧に変換する回路である。PMTからの信号がドガ生成回路のスレッショルドを越えたときに出力されるスター H信号と、ビームクロックと呼ばれる加速器同期信号との時間差により信号の発生した時間を得ることを目的としている。ドガ生成回路にはCFDとLEDの2 つのモードがある。CFDは、信号の波高値の違いによるジッターをできる限り小さくするためのもので、測定の必要に応じて利用する。TACはスター H信号からビームクロックでストップするまで一定のランプ電流を積分する回路で構成されている。この ランプ電流は 6Bit の電流出力型 DAC の設定値

により変更することができる。

2.2 測定システム構成

測定システムの構成を図 2 に示す。測定システ ムはデジタル・マルチメータ、デジタル・オシロスコ ープ、プログラマブル・パルス・ジェネレータ、テスト ボード、パーソナルコンピュータ(PC)より構成され る。デジタル・マルチメータは電圧測定用、デジタ ル・オシロスコープは波形の確認と波形データの 取り込み用である。PC とこれらの測定機器は GPIB を用いて接続されている。 デジタル・オシロス コープとデジタル・マルチメータの測定値は GPIB を介して PC に読み込まれる。 PC とテストボードは I/O ボードを用いて接続されている。これによりLSI とテストボードの初期設定、テストボード上での測 定のタイミング制御を行う。テストボードには、 GPIB 制御されたプログラマブル・パルス・ジェネレ ータにより信号が入力される。また、テストボードに は 14Bit ADC が搭載されておりLSI からの出力を デジタルデータに変換する。このデジタルデータ は I/O ボードを通して PC に読み込まれる。

2.3 測定方法

大量のLSIを測定する必要があるためPCに LabView を導入し、オートメーション化がはから れている。まず、各テスト内容に合わせて初期 設定が行われる。測定が開始されるとプログラ マブル・パルス・ジェネレータより幅 10nsec(電 圧 0.3V ~ 1.3V)の三角波が出力される。この信 号は低周波ノイズをカットするためにハイパスフ ィルター (カットオフ周波数 21.22kHz)を通し て LSI に入力される。LSI からの出力電圧は ADC によってデジタルデータに変換され、終了 した測定ごとに順次 PC に取り込まれる。次に デジタル・マルチメータとデジタル・オシロスコ ープよりGPIB 経由でデータを取り込む。1項 目に対してこの動作を100回繰り返し、測定を 行う 測定データは PC 上でテキストデータとし て保存される。デジタル・オシロスコープの波形 は、100回の平均値と標準偏差を保存する。



3.測定結果

表1に1000個のLSIを測定したときの、測定項 目の歩留まりへの寄与と測定時間を示す。これよ 以歩留まり低下の原因の70%はTAC であること がわかった。1 つの LSI はテス 時間は約 14 分か かったが、テストシーケンスの改善で 7 分まで短縮 できた[6,7]。

表1 不良率と測定時間

	Defect	Defect	Time
Test	Rate(%)	Criterion	(min)
Serial Set	6.24	No Response	0.2
DC Bias	1.67	Reference Value	0.3
Output Signal	4.14	No Response	1
VGA Cal.	3.07	No Response	1.5
TAC Cal.	3.39	No Response	1.5
VGA Gain	2.21	No Response	2
TAC	37.17	No Response	
TAC RMS	70.68	RMS > 4.3nsec	1
TAC RAMP	7.91	No Response	0.5
Trigger SUM	3.55	No Response	
TS Offset	40.38	Offset > 200mV	6

容量と抵抗ばらつきの測定は、量産された 1 万 個のうち無作為に選んだ約 300 個の LSI を用いて 行った。また、TAC の測定ではヒストグラムを作成 するため 2000 回繰り返し測定を行った。テスト開 始時、PHENIX 実験の要求を満たした LSI の歩 留まりは約 10%であった。しかし、入力信号のジッ ターを考慮した測定を行うことで約 30%まで向上し た。

3.1 容量のばらつき

TAC は電流源と積分器により構成されている。 TAC の出力電圧の個々の LSI におけるシステマ ティックなばらつきから、積分器に使われている容 量の製造ばらつきを推定した。図 3 に TAC の時 間-電圧特性のグラフを示す。縦軸は TAC の出力 電圧、横軸は積分時間である。定電流源は 20µA になるように設定してある。TAC の電流源のばら つきは約 0.6%であることを利用して容量のばらつ きを推定した[8]。TAC の出力電圧は式(1)で表さ れ、ばらつきは式(2)より推定する。

$$V = \frac{I}{C} t + b \qquad \overrightarrow{t}(1)$$
$$\frac{\Delta V}{V_o} = \frac{t}{C} \cdot \frac{\Delta I}{I_o} - \frac{I}{C^2} t \cdot \frac{\Delta C}{C_o} \qquad \overrightarrow{t}(2)$$

ここで t は積分時間、b は出力電圧のオフセット I は定電流源の電流、C は容量である。?I と?C はそれらの製造ばらつきを表している。V。、I.、C.は設計(または設定)値を表している。

この結果、容量のばらつきは 2.65% であった。一 般的な LSI の容量の製造ばらつきが 5% 程度であ るといわれているが、半分程度のばらつきであるこ とがわかった。



図 3 時間-TAC 電圧の LSI 毎のばらつき

3.2 TACのばらつき

図 4 に各チャンネルごとの TAC 出力特性を示 す。このグラフから上位のチャンネルになるごとに 出力電圧が下がってきていることがわかる。これは LSI 内部での伝搬遅延時間の差によるものと考え られる。TAC の解析では出力値のズレを考慮して 同チャンネルでのみ比較を行った。



図4 TAC 出力電圧のチャンネル毎のばらつき

図 5 に TAC を用いて一定の時間差を測定した

時の分布を示す。このヒストグラムはテストボードから取り込んだ実測値から期待値を差し引いてグラフ化しているため、中心値は0の周りに分布している。縦軸は測定頻度で、横軸は TAC 出力電圧を デジタルデータに変換した値である。

今回のテストでは鋭いピーク(ピーク1)以外に幅 の広いピーク(ピーク2)が確認された。しかし、 PHENIX 実験で使用される RICH 読み出し回路シ ステムではピーク2は確認されていないため、テスト ボードの特性に関係したものと考えられている。単 純に全体の標準偏差を求めると 808.25psec となる が、ピーク1のみでは 114.375psec となる。TAC に は 200psec 以下のタイムジッタ-が要求されている が、ピーク1だけなら要求を満たすことができる。現 在、全体の RMS 値で TAC 精度を求めているが、 ピーク1のみを抽出する様なテストシステムに変更 することで、さらに数 10%の歩留まりの向上が見込 める。



図 5 TAC 時間測定時ののヒストグラムの分布

3.3 抵抗のばらつき

VGA は抵抗ネットワークとOP アンプにより構成 されている。LSI 内部の抵抗の相対的誤差は小さ いと仮定して、VGA の出力電圧から抵抗の製造 ばらつきを求めた。ここで、VGA の出力電圧に含 まれる CIA の製造ばらつきによる誤差を 2.65%と 仮定し、倍率ごとの抵抗のばらつきを推定した[8]。

図 6 は VGA の倍率ごとこ平均値とばらつきを 示したものである。グラフの縦軸が倍率で、横軸は VGA の倍率を制御するシリアルコードである。抵 抗のばらつきは倍率を上げるにしたがって 0.8 ~ 1.68%に大きくなっている。これは VGA が倍率を 上げるとき複数の抵抗を利用しているためと考えら れる。



図 6 シリアルコード-VGA 増幅度の平均値とばらつき

4.考察

4.1 レイアウト

アナログ回路の場合はトランジスタの増幅度ばら つきより、抵抗や容量のばらつきが出力に大きな 影響を与える。特に抵抗の比によって倍率を決め る VGA は影響が大きい。ばらつきを抑え精度の 高い素子を実現するには抵抗や容量のばらつきを 考慮したレイアウトが必須である。

図 7 に高精度抵抗のレイアウトを示す。このレイ アウトは非常に高い精度が必要なとき有効なレイア ウトである。このレイアウトでは境界領域におけるエ ッチング進行速度を近似するため、ダミー抵抗を 用いて境界条件を等しくしている。さらに抵抗をコ モンセントロイド形状にレイアウトして、拡散の深さ の分布などによる抵抗分布を均一化している。ま た、製造ばらつきはチャネル長 L とチャネル幅 W が小さいほど大きい。これは面積を大きくする方が アンダーカット効果による影響が少ないためであ る。このため縦横の比が同じでも面積を大きくする 方が高精度の抵抗を実現できる。このようなレイア ウトを用いることにより、抵抗の精度を改善すること ができる。



図 8 に高精度容量のレイアウトを示す。容量誤 差の原因はアンダーカットによる面積の変化と酸化 膜厚の勾配に起因する。このうち、容量の面積を 変化させるアンダーカット効果は LSI の製造過程 で必ず起こる。この影響を最小に抑えるため、同じ サイズの容量を並列に接続することで必要な容量 を実現する。これにより容量の相対的ばらつきを抑 えることができ、正確な容量比を得ることができる。 また、抵抗と同じように境界領域におけるアンダー カット効果によるばらつきを防ぐため、ダミー容量を 用いる。さらに、図 8 のように極めて近い場所に容 量を配置したり、コモンセントロイド形状にすること で酸化膜厚の勾配によるばらつきを小さくできる。



4.2 テスト方法

アナログ-デジタル混載 LSI はウェハー上で はテストが難しいため、簡単なテストのみを行 い、パッケージング後にもテストを行う。このよう な方法ではコストや時間の面で不利であるとと もに、測定装置や測定環境の影響を受けやす い。このため、できる限りウェハー上でテスト する方が望ましい。

アナログ-デジタル混載 LSI のテスト方法とし て Built In Self Test (BIST)方式が提案されて いる。これは LSI 内部にテスト回路を埋め込む 方法である。これにより通常のデジタル回路同 様にウェハー上でのテストを行うことが可能にな る。しかし、BIST 回路には大きな問題が 2 つ ある。1 つは集積度の問題である。通常動作に 必要な回路以外を実装するため面積効率が悪 くなる。2 つめはテスト回路自身の精度に対す る問題である。BIST 回路自身もアナログ-デジ タル混載回路のため必ず容量や抵抗にの製造 ばらつきに依存する。このため回路ごとのばら つきを含めないためにも極めて精度の高い設 計が必要とされる。

5.まとめ

本研究では PHENIX 実験に使用される電荷積 分と時間-電圧変換回路搭載 LSI の評価を行っ た。量産された LSI の精度測定からアナログ-デジ タル混載 LSI の精度を高めるための設計指針を考 察することができた。これまでチップの歩留まりは 約 10% と低かったが、テストシステム自体の問題を 考慮することにより約 30%に向上した。さらに、 TAC の幅(RMS)の測定法を改善すれば数 10%の 向上が見込まれる。しかし、これ以上の歩留まりの 向上が必要ならば 4 章で述べた高精度レイアウト を用いて抵抗、容量の精度を上げることやノイズを 考慮した設計をすることが必要となる。

今後のアナログ-デジタル混載回路の測定方法 として BIST 回路搭載 LSI の提案を行った。BIST 回路にはまだ様々な問題があるが今後研究が進 めば非常に有効な測定方式となりうる。

なお、本研究で測定した LSI は今後、PHENIX 実験における検出器に組み込まれ使用されること になっている。

·参考文献

[1] W.L.Kehoe, et.al, "PHENIX Conceptual Design Resport",Brookhaven National Laboratory, New York, USA, 1993.

[2] Y.Akiba et.al, "Ring Imaging Cherenkov detector of PHENIX experiment at RHIC",Nuclear Instruments and Methods in Physics Research, pp.143-148,1999.

[3] Y.Tanaka et.al, "Front-end readout system for PHENIX RICH", Nuclear Instruments and Methods in Physics Research, pp.576-588,2000.

[4] A.L.Wintenberg et al, "A CMOS Integrating Amplifier for the PHENIX Ring Imaging Cherenkov Detector", IEEE Transaction on Nuclear Science, Vol. 45, No. 3, pp. 758-763,1998.

[5] A.L.Wintenberg et al, "A CMOS Variable Gain Amplifier for PHNIEX Electromagnetic Calorimeter and RICH Energy Measurements", IEEE Transaction on Nuclear Science, Vol.44, No.3, pp.326-330, 1997.

[6] T.Ushiroda et al, "Testing Method of INT-R Chip",CNS Annual Report University of Tokyo, CNS-REP-25,pp.27-28,2000.

[7]後田司,他. "MOSIS で設計されたアナデジ 混載 LSI の量産評価",電気関係学会九州支部連 合大会講演論文集,pp397,2000

[8] 後田 司,他. "電荷積分と時間-電圧変換回 路搭載 LSI の量産評価",長崎総合科学大学大学 院修士論文,2000

[9] J.Franca, Y.Tsividis, "DESIGN OF ANALOG-DEGITAL VLSI CIRCUITS FOR TELECOMMUNICATIONS AND SIGNAL PROCESSING", Prentice-Hall, Inc.